//逻辑与
wire c;
wire [3:0] a=4’b0101；
wire [3:0] b=4’b1110;
c=a && b；
//c=1
逻辑与&&表示的是交集，2个条件同时成立，结果才为真
wire [3:0] c;
wire [3:0] a=4’b0101；
wire [3:0] b=4’b0000;
c=a & b；
//c=4’b0000
按位与
wire [3:0] c;
wire [3:0] a=4’b0101；
wire [3:0] b=4’b0100;
wire c=a & b；
//c=0100
最后
以上就是专注小馒头最近收集整理的关于基础篇-verilog-按位与和逻辑与的全部内容，更多相关基础篇-verilog-按位与和逻辑与内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复