Implement the following circuit:

Note that this is a latch, so a Quartus warning about having inferred a latch is expected.
前言
两个输入,包括一个使能信号ena,一个输入d;一个输出信号q。
代码
module top_module (
input d,
input ena,
output q);
always@(*)begin
if(ena) q<=d;
else q<=q;
end
endmodule
总结
对于电平敏感信号列表,建议别具体填写直接写always@(*)就OK了。
最后
以上就是矮小墨镜最近收集整理的关于HDLBits练习——Exams/m2014 q4a前言代码总结的全部内容,更多相关HDLBits练习——Exams/m2014内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供,作为学习参考使用,或来自网络收集整理,版权属于原作者所有。
发表评论 取消回复