以下一段代码在verdi中编译报出如题错误信息
genvar i;
generate
for(i=0; i<step; i=i+1) begin:fiford
assign rdata[i] = mem[raddr+i];
end
endgenerate
从语法看没有任何问题。
原因是rdata原来是在always中被赋值的，后来才改为assign赋值，定义没有从reg改为wire所导致。
最后
以上就是开朗小白菜最近收集整理的关于*Error* illegal LHS in continous assignment的全部内容，更多相关*Error*内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复