0.之前安装好了工具，弄好了脚本，下面以APB_Timer模块为例实践下Verilog模块编写和基于UVM的testbench搭建。
1.DUT&Testbench源码：http://pan.baidu.com/s/1i3DuN2l
2.使用：在testbench目录下>run_test -test test.sv -uvm -vcs -fsdb即可。
3.结果演示：
最后
以上就是无辜煎蛋最近收集整理的关于APB_Timer模块DUT&Testbench实践的全部内容，更多相关APB_Timer模块DUT&Testbench实践内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复