题目：用verilog实现4bit约翰逊(Johnson)计数器。
module Johnson_Counter(
input clk,
input rst_n,
output reg [3:0] johnson_cnt
);
//----------------------------------------------------
//johnson_cnt
always @(posedge clk or negedge rst_n)begin
if(rst_n == 1'b0)
johnson_cnt <= 4'b0000;
else
johnson_cnt <= {~johnson_cnt[0], johnson_cnt[3:1]};
end
endmodule
最后
以上就是积极大树最近收集整理的关于题目：用verilog实现4bit约翰逊(Johnson)计数器。的全部内容，更多相关题目：用verilog实现4bit约翰逊(Johnson)计数器内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复