自己写了一个复位延时模块，直接调用就可以了，直接修改参数。本文中输入时钟50MHZ，延时50MS复位。程序如下。
module power_on_rst
#(
parameter CLK_FRE = 50,
parameter DELAY_MS = 50
)
(
input clk,
input rst_n,
output power_on_rstn
);
reg [31:0] rst_cnt ;
localparam RESET_DELAY = CLK_FRE1000DELAY_MS ; //
always @(posedge clk or negedge rst_n)
begin
if (!rst_n)
rst_cnt <= 32’d0 ;
else if (rst_cnt < RESET_DELAY) //50ms
rst_cnt <= rst_cnt + 1’b1 ;
else
rst_cnt <= rst_cnt ;
end
assign power_on_rstn = (rst_cnt < RESET_DELAY)? 1’b0 : 1’b1 ;
endmodule
本人天津某高校在读硕士研究生，研究领域FPGA的并行计算，有兴趣联系QQ55967545。
最后
以上就是舒心芹菜最近收集整理的关于FPGA复位的延迟模块的全部内容，更多相关FPGA复位内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复