1. 首页
  2. 文章中心
  3. EDA

作业2：用Verilog实现12进制计数器

196 阅读 0 评论
我是靠谱客的博主 文艺小白菜，这篇文章主要介绍作业2：用Verilog实现12进制计数器，现在分享给大家，希望可以做个参考。

1.新建工程文件

2.新建Verilog文件，注意文件名称必须与工程相同， 编写完成后的文件如下图所示

通过TOOL工具栏的相关选项查看工程的RTL文件如下图所示


通过建立VWF仿真文件，并且加入使能信号、时钟信号后观察仿真的结果如下图所示。



最后

以上就是文艺小白菜最近收集整理的关于作业2：用Verilog实现12进制计数器的全部内容，更多相关作业2内容请搜索靠谱客的其他文章。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
点赞(130)

相关文章

常用组合电路模块设计（Verilog）——头歌平台作业
常用组合电路模块设计（Verilog）——头歌平台作业
【FPGA】EDA技术综合设计 带同步复位和使能控制端的4位二进制加1计数器带同步复位和使能控制端的4位二进制加1计数器：
【FPGA】EDA技术综合设计 带同步复位和使能控制端的4位二进制加1计数器带同步复位和使能控制端的4位二进制加1计数器：
七段数码显示管—设计报告，visio图，Multisim仿真一位七段数码显示管（附加设计报告，visio图，和Multisim仿真
七段数码显示管—设计报告，visio图，Multisim仿真一位七段数码显示管（附加设计报告，visio图，和Multisim仿真
41--8位数据锁存器
41--8位数据锁存器
作业2：用Verilog实现12进制计数器
作业2：用Verilog实现12进制计数器
[Verilog]Verilog经典电路设计（一）Verilog经典电路设计（一）
[Verilog]Verilog经典电路设计（一）Verilog经典电路设计（一）
2-10进制优先编码器74LS147功能详解
2-10进制优先编码器74LS147功能详解
组合逻辑电路的设计(二) -- 五路输入呼叫显示电路和两个BCD8421码的加法运算电路
组合逻辑电路的设计(二) -- 五路输入呼叫显示电路和两个BCD8421码的加法运算电路

评论列表共有 0 条评论

立即
投稿
返回
顶部