DC脚本约束
五个文件：
- .synopsys_dc.setup
- setup.tcl
- read.tcl
- Constraints.tcl
- CompileAnalyze.tcl
A. .synopsys_dc.setup
设置搜索路径
库变量，设置时序库和链接库
set verilogout_no_tri {true}声明将三态转换为verilog线性值而不是三态。布线工具很难读取tri，tran原语
B.setup.tcl
设置时钟名
设置模块名
设置RTL目录
设置延迟结果的尾数
设置时钟周期
最后
以上就是机灵老鼠最近收集整理的关于DC逻辑综合——45nmFreePDK的全部内容，更多相关DC逻辑综合——45nmFreePDK内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复