EDA 电子设计自动化VHDL系列课程2 – 信号比较器EDA 电子设计自动化VHDL系列课程2 – 信号比较器

177 阅读 0 评论 117 点赞

我是靠谱客的博主知性短靴，这篇文章主要介绍EDA 电子设计自动化VHDL系列课程2 – 信号比较器EDA 电子设计自动化VHDL系列课程2 – 信号比较器，现在分享给大家，希望可以做个参考。

EDA 电子设计自动化VHDL系列课程2 – 信号比较器

本EDA系列介绍的系统环境是：

软件： VHDL编程语言；
工具： Quartus13.0
FPGA 芯片是： Cyclone III ： EP3C10E144C8
电路板细节在：添加链接描述

两个信号的比较 VHDL 代码

LIBRARY ieee;
USE ieee.std_logic_1164.all; 

ENTITY vcompare IS PORT
	(
		A, B:  IN STD_LOGIC_VECTOR(3 DOWNTO 0);
		S:    OUT STD_LOGIC_VECTOR(1 DOWNTO 0)
	);
END vcompare;

ARCHITECTURE vcom OF vcompare IS 
BEGIN 

PROCESS(A,B)
BEGIN
	IF A > B THEN S <= "10";
	ELSIF B > A THEN  S <= "01";
	ELSE S <= "00";                           -- when they are same;
	END IF;
END PROCESS;
END vcom;

当 A 和 B 输入信号为多位时，用逻辑电路实现就麻烦。HDL 设计简单。